Книга «Проектирование цифровых устройств. Том I»

Книга «Проектирование цифровых устройств. Том I»

Название: Проектирование цифровых устройств. Том I
Автор: Дж. Уэйкерли
Издательство: Постмаркет
Год: 2002
Страниц: 544
ISBN: 5-901095-12-X
Качество: Отличное
Серия или Выпуск: Библиотека современной электроники

Основополагающий учебник, в котором рассмотрены все направления современной цифровой электроники. Особое внимание уделено программируемым логическим интегральным схемам (ПЛИС).
Предназначен для студентов, аспирантов и преподавателей вузов, разработчиков аппаратуры.

Книга «Проектирование цифровых устройств. Том I»
Книга «Проектирование цифровых устройств. Том I»
Книга «Проектирование цифровых устройств. Том I»

Книга «Проектирование цифровых устройств. Том I»
Содержание
Содержание:

Содержание книги
Программные средства Xilinx Foundation
WWW.DDPP.COM
Для преподавателей
О том, как готовилась эта книга
Ошибки
Благодарности
Глава 1. Введение
1.1.О цифровом проектировании
1.2. Соотношение между аналоговым и цифровым
1.3. Цифровые устройства
1.4. Электронные аспекты цифрового проектирования
1.5. Роль программирования в проектировании цифровых устройств
1.6. Интегральные схемы
1.7. Программируемые логические устройства
1.8. Специализированные интегральные схемы
1.9. Печатные платы
1.10. Уровни проектирования цифровых устройств
1.11. Самое главное
1.12. Напутствие
Упражнения
Глава 2. Числовые системы и коды
2.1. Позиционные системы счисления
2.2. Восьмеричные и шестнадцатеричные числа
2.3. Общие преобразования позиционных систем счисления
2.4. Сложение и вычитание недесятичных чисел
2.5. Представление отрицательных чисел
2.5.1. Представление чисел в прямом коде со знаком
2.5.2. Системы представления чисел в форме дополнения
2.5.3. Дополнительный код
2.5.4. Представление двоичных чисел в двоичном дополнительном коде
2.5.5. Представление в форме поразрядного дополнения
2.5.6. Представление двоичных чисел в обратном коде
2.5.7. Представление чисел с избытком
2.6. Сложение и вычитание двоичных чисел в дополнительном коде
2.6.1. Правила сложения
2.6.2. Графическая интерпретация
2.6.3. Переполнение
2.6.4. Правила вычитания
2.6.5. Дополнительный код и двоичные числа без знака
2.7. Сложение и вычитание двоичных чисел в обратном коде
2.8. Двоичное умножение
2.9. Двоичное деление
2.10. Двоичные коды десятичных чисел
2.11. Код Грея
2.12. Коды символов
2.13. Коды действий, условий и состояний
2.14. n-мерные кубы и расстояние
2.15. Коды, обнаруживающие и исправляющие ошибки
2.15.1. Коды, обнаруживающие ошибки
2.15.2. Коды, исправляющие ошибки и обнаруживающие многократные ошибки
2.15.3. Коды Хэмминга
2.15.4. Циклические коды
2.15.5. Двумерные коды
2.15.6. Коды с контрольной суммой
2.15.7. Коды «m из n»
2.16. Коды для последовательной передачи и хранения данных
2.16.1. Параллельное и последовательное представление данных
2.16.2. Сигнальные коды для последовательной передачи
Обзор литературы
Упражнения
Задачи
Глава 3. Цифровые схемы
3.1. Логические сигналы и вентили
3.2. Семейства логических схем
3.3. КМОП-логика
3.3.1. Логические уровни КМОП-схем
3.3.2. МОП-транзисторы
3.3.3. Базовая схема КМОП-инвертора
3.3.4. КМОП-схемы И-НЕ и ИЛИ-НЕ
3.3.5. Коэффициент объединения по входу
3.3.6. Неинвертирующие вентили
3.3.7. КМОП-схемы И-ИЛИ-НЕ и ИЛИ-И-НЕ
3.4. Электрические свойства КМОП-схем
3.4.1. Общий обзор
3.4.2. Справочные данные и спецификация
3.5. Электрические характеристики КМОП-схем в установившемся режиме
3.5.1. Логические уровни и помехоустойчивость
3.5.2. Поведение схемы с активными нагрузками
3.5.3. Поведение схемы с неидеальными входными сигналами
3.5.4. Коэффициент разветвления по выходу
3.5.5. Влияние нагрузки
3.5.6. Неиспользуемые входы
3.5.7. Броски тока и развязывающие конденсаторы
3.5.8. Как испортить КМОП-схему
3.6. Динамические свойства КМОП-схем
3.6.1. Длительность переходного процесса
3.6.2. Задержка распространения
3.6.3. Потребляемая мощность
3.7. Другие варианты входных и выходных цепей КМОП-схем
3.7.1. Логические ключи
3.7.2. Триггер Шмитта
3.7.3. Схемы с тремя состояниями
3.7.4. Схемы с открытым стоком
3.7.5. Подключение светодиодов
3.7.6. Шины с несколькими источниками сигналов
3.7.7. Монтажная логика
3.7.8. Резисторы, соединяющие выходы схем с шиной питания
3.8. Семейства схем КМОП-логики
3.8.1. Семействасхем HC и HCT
3.8.2. Семейства схем VHC и VHCT
3.8.3. Электрические характеристики схем семейств HC, HCT, VHC и VHCT
3.8.4. Схемы семейств FCT и FCT-T
3.8.5. Электрические характеристики схем семейства FCT-T
3.9. Логические схемы на биполярных транзисторах
3.9.1. Диоды
3.9.2. Диодная логика
3.9.3. Биполярные транзисторы
3.9.4. Транзисторный инвертор
3.9.5. Транзисторы Шоттки
3.10. Транзисторно-транзисторная логика
3.10.1. Базовый ТТЛ-вентиль И-НЕ
3.10.2. Логические уровни и запас помехоустойчивости
3.10.3. Коэффициент разветвления по выходу
3.10.4. Неиспользуемые входы
3.10.5. ТТЛ-схемы других типов
3.11. Семейства ТТЛ-схем
3.1.1. Первые семейства ТТЛ-схем
3.11.2. ТТЛ-схемы с транзисторами Шоттки
3.11.3. Характеристики ТТЛ-схем
3.11.4. Справочные данные для ТТЛ-схем
3.12. Сопряжение КМОП-и ТТЛ-схем
3.13. Схемы низковольтовой КМОП-логики и их сопряжение с другими схемами
3.13.1. LVTTL- и LVCMOS-логика с напряжением питания 3.3 В
3.13.2. Входы, допускающие напряжение 5 В
3.13.3. Выходы, допускающие напряжение 5 В
3.13.4. Сопряжение TTL-схем и схем с уровнями LVTTL: сводка результатов
3.13.5. Логические схемы с напряжениями питания 2.5 В и 1.8 В
3.14. Эмиттерно-связанная логика
3.14.1. Базовая схема ЭСЛ
3.14.2. Семейства ЭСЛ-схем 10К/10Н
3.14.3. Семейство ЭСЛ-схем 100K
3.14.4. ЭСЛ-схемы с положительным напряжением питания
Обзор литературы
Упражнения
Задачи
Глава 4. Принципы проектирования комбинационных логических схем
4.1. Алгебра переключений
4.1.1. Аксиомы
4.1.2. Теоремы о функциях одной переменной
4.1.3. Теоремы о функциях двух и трех переменных
4.1.4. Теоремы о функциях п переменных
4.1.5. Двойственность
4.1.6. Стандартные представления логических функций
4.2. Анализ комбинационных схем
4.3. Синтез комбинационных схем
4.3.1. Описание и составление схем
4.3.2. Преобразование схем
4.3.3. Минимизация комбинационных схем
4.3.4. Карты Карно
4.3.5. Минимизация сумм произведений
4.3.6. Упрощение произведений сумм
4.3.7. «Безразличные» комбинации переменных
4.3.8. Минимизация схем со многими выходами
4.4. Программные методы минимизации
4.4.1. Представление термов-произведений
4.4.2. Нахождение простых импликант путем объединения термов-произведений
4.4.3. Нахождение минимального покрытия по таблице простых импликант
4.4.4. Другие методы минимизации
4.5. Паразитные импульсы на выходе логических схем
4.5.1. Статические источники опасности
4.5.2. Нахождение статических источников опасности по картам Карно
4.5.3. Динамические источники опасности
4.5.4. Проектирование схем без источников опасности
4.6. Язык описания схем ABEL
4.6.1. Структура программ на языке ABEL
4.6.2. Работа компилятора языка ABEL
4.6.3. Операторы WHEN и блоки равенств
4.6.4. Таблицы истинности
4.6.5. Диапазоны, наборы и отношения
4.6.6. Безразличные комбинации входных сигналов
4.6.7. Проверочные векторы
4.7. Язык описания схем VHDL
4.7.1. Ход выполнения проекта
4.7.2. Структура программы
4.7.3. Типы и константы
4.7.4. Функции и процедуры
4.7.5. Библиотеки и пакеты
4.7.6. Элементы структурного проектирования
4.7.7. Элементы потокового проектирования
4.7.8. Элементы поведенческого проектирования
4.7.9. Отсчет времени и моделирование
4.7.10. Синтез
Обзор литературы
Упражнения
Задачи
Глава 5. Практическая разработка схем комбинационной логики
5.1. Стандарты документации
5.1.1. Блок-схемы
5.1.2. Условные обозначения логических схем
5.1.3. Имена сигналов и активные уровни
5.1.4. Активные уровни на выводах схем
5.1.5. Метод проектирования «инверсия к инверсии»
5.1.6. Расположение элементов на схеме
5.1.7. Шины
5.1.8. Дополнительная информация о схеме
5.2. Временные соотношения в схеме
5.2.1. Временные диаграммы
5.2.2. Задержка распространения
5.2.3. Временные параметры
5.2.4. Временной анализ
5.2.5. Программные средства временного анализа
5.3. Комбинационные программируемые логические устройства
5.3.1. Программируемые логические матрицы
5.3.2. Программируемые матричные логические устройства
5.3.3. Универсальные матричные логические устройства
5.3.4. Схемы биполярных ПЛУ
5.3.5. Схемы ПЛУ на основе КМОП-логики
5.3.6. Программирование и тестирование микросхем
5.4. Дешифраторы
5.4.1. Полные дешифраторы
5.4.2. Условные обозначения крупных логических элементов
5.4.3. Сдвоенный дешифратор 2г4 типа 74×139
5.4.4. Дешифратор 3х8 типа 74×138
5.4.5. Расширение полных дешифраторов
5.4.6. Описание дешифраторов на языке ABEL и их реализация в ПЛУ
5.4.7. Описание дешифраторов на языке VHDL
5.4.8. Дешифраторы для семисегментных индикаторов
5.5. Шифраторы
5.5.1. Приоритетные шифраторы
5.5.2. Приоритетный шифратор 74×148
5.5.3. Описание шифраторов на языке ABEL и их реализация в ПЛУ
5.5.4. Описание шифраторов на языке VHDL
5.6. Устройства с тремя состояниями
5.6.1. Буферы с тремя состояниями
5.6.2. Стандартные буферы с тремя состояниями в виде ИС малой и средней степени интеграции
5.6.3. Описание схем с тремя состояниями на языке ABEL и их реализация в ПЛУ
5.6.4. Описание выходов с тремя состояниями
на языке VHDL
5.7. Мультиплексоры
5.7.1. Стандартные мультиплексоры в интегральном исполнении
5.7.2. Расширение мультиплексоров
5.7.3. Мультиплексоры, демультиплексоры и шины
5.7.4. Описание мультиплексоров на языке ABEL и их реализация в ПЛУ
5.7.5. Описание мультиплексоров на языке VHDL
5.8. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и проверка на четность
5.8.1. Вентили ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ
5.8.2. Схемы проверки на четность
5.8.3. 9-разрядная микросхема проверки на четность 74×280
5.8.4. Применение схем проверки на четность
5.8.5. Описание схем ИСКЛЮЧАЮЩЕЕ ИЛИ и схем проверки на четность на языке ABEL и их реализация в ПЛУ
5.8.6. Описание схем ИСКЛЮЧАЮЩЕЕ ИЛИ и схем проверки на четность на языке VHDL
5.9. Компараторы
5.9.1. Структура компаратора
5.9.2. Итерационные схемы
5.9.3. Итерационная схема компаратора
5.9.4. Стандартные компараторы в интегральном исполнении
5.9.5. Описание компараторов на языке ABEL и их реализация в ПЛУ
5.9.6. Описание компараторов на языке VHDL
5.10. Сумматоры, вычитающие устройства и АЛУ
5.10.1. Полусумматоры и полные сумматоры
5.10.2. Сумматоры со сквозным переносом
5.10.3. Вычитающие устройства
5.10.4. Сумматоры с ускоренным переносом
5.10.5. Сумматоры, выполненные в виде ИС средней степени интеграции
5.10.6. Арифметическо-логические устройства, выполненные в виде ИС средней степени интеграции
5.10.7. Ускоренный групповой перенос
5.10.8. Описание сумматоров на языке ABEL и их реализация в ПЛУ
5.10.9. Описание сумматоров на языке VHDL
5.11. Комбинационные умножители
5.11.1. Структура комбинационных умножителей
5.11.2. Описание процедуры умножения на языке ABEL и ее реализация в ПЛУ
511.3. Описание процедуры умножения на языке VHDL
Обзор литературы
Упражнения
Задачи